반도체 버린 프로그래머 새내기 블로그

문턱전압(Threshold Voltage): Strong Inversion 상태를 만들 수 있게 해주는 최소한의 전압. (Switching Voltage)-구성요소 -문턱 전압 측정법1. Linear Extrapolation       2. Constant Current3. gm Method: I-V 그래프를 미분하여서 구하는 방법. -문턱 전압 조절 방법--  을 조절: 일반적으로 Metal 일함수를 조절 (Poly Si 사용, HKMG시 Metal 사용)NMOS는 일함수가 낮은 금속, PMOS는 일함수가 높은 금속을 이용 (Dual Metal Gate 공정) --기판농도 변경: 기판 전체의 농도를 변경하기보단 표면만 농도조절 (Vth adjust implant 공정)--Oxide  (커패시터 용량)..

1)PN Junction  P에 +, N에 -일 경우 Forward Bias(Majority Carrier Diff Main, 정류작용), 반대일 경우 Reverse Bias(Drift Main=leakage) Majority Carrier Diff (Enabling)Minority Carrier Drift (Driving) -Avalanche BreakdownReverse Bias가 매우 커질 때 전류가 급격히 흘러 소자가 파괴 (정상 작동이 아님), Band가 급격히 휘면서 큰 자기장이 발생하고, 자기장에 가속된 Minority Carrier 들이 이온화를 발생시키면 이온화 현상이 기하 급수적으로 증가하여 급격한 전류를 만들어 냄. 2)BJT(Bipolar Junction Transistor) 반도체..

어렵고 비싼 초순수층, 기존에 있는 Sub위쪽 방향으로 새로운 층을 생성하는 공정(Sub을 Seed로 생성한다고 생각). 일반 증착 방식보다 결정 격자가 단결정형태로 안정되어 있음. (Single Crystal). 다결정이나 비결정질(화합물)로 형성할 경우 Mobility가 떨어지기 때문(Trap 발생 가능성), Mismatch로 서로에게 반대방향 Stress를 주어 억제=> Compressive, Tensile Stress와 Trap 방지!++Mobility 향상 기술: Strained Si – Hetero의 경우PMOS의 경우 압축응력(Compressive Stress), NMOS의 경우 인장응력(Tensile Stress) 개선 요함. (Mismatch) => 반대 Stress를 형성-> PMOS는..

PMOS와 NMOS의 차이점 => CMOS전자(Electron)의 Mobility가 정공(Hole)의 Mobility보다 2.7배 큼. 즉, NMOS가 더 빠름->CMOS (Complementary MOS) 가 나오게 된 배경. (Inverter로 주로 사용)NMOS는 크기는 작으나 저항에 의한 Leakage발생. 이 저항 대신 PMOS를 이용해 제어를 하며 Leakage 차단.소비전력이 낮고, 출력 특성도 좋지만 조금 느리다. 집적도가 높음. BJT에 비해 회로도 간단 NMOS는 Gate에 양전압이 들어왔을 때 활성화되며 Source의 LOW Level Voltage를 Drain으로 출력PMOS는 Gate에 음전압이 들어왔을 때 활성화되며 Source의 HIGH Level Voltage를 Drain으로..

1.Dry 기술 – H2O 제거하는 능력에 좌우됨1) 회전건조 (Spin)원심력으로 제거, Wafer 손상 문제, Watermark 문제, Stress 발생, 정전기력에 의한 Particle, 재오염이를 방지하기 위해 산소를 제거하고 빠른 시간내에 건조가 완료되도록 함.2) IPA Vapor 건조IPA가 끓고 있는 Bath에 Wafer를 넣어 IPA와 DIW의 치환에 의해 건조. Particle 제어가 쉬움. 발화가능성이 있어 주의해야 함.3) Marangoni건조소량의 IPA Vapor 이용, Wafer를 들어올리며 발생하는 표면 장력과 상부에서 IPA와 N2로 인한 압력에 의해 제거4) Rotagini 건조Spin + Marangoni => 건조 효율 극대화 2. Dry장비 Defect1) Water..

1. Cleaning 장비 1. Wet- Batch: 약 50매씩 모아서 진행, 폐수가 적게 나옴 (용액 사용량이 적음), Defect문제, Cross-Contamination 문제1) Dip: 화학용액 또는 DI Water에 담겨있는 Bath에 담궈 진행. Megasonic 추가 가능 (Wafer 손상 주의)다양한 화학 용액이 사용 가능하며 생산량이 매우 높지만 장비의 크기가 크고 Cross-Contamination 발생 (Metal도 존재), 낮은 균일도2) Spray: Wafer에 화학용액을 분사함. 상대적으로 Cross-Contamination적음작은 장비 크기에 시간이 적게 들지만, Particle이슈 제어가 어렵고 Watermark가 잘 발생하며 Wafer가 손상될 수 있음.++ Rinse: ..

1. Wet Cleaning DI Water 세정에 용이하고, 다양한 화학 용액을 사용 가능하며 Selectivity가 매우 우수. Dry Cleaning 대비 저렴하고, Particle 제거에 효과적하지만, 세정의 건조가 느려 잔유물이 남을 수 있으며, 물질의 독성이 위험하고, 용액을 폐기하는 비용이 추가.진공상태 유지가 어렵기 때문에 2차 오염 문제 발생 가능. 공정이 미세화 됨에 따라 Dry를 사용하는 추세. (아직은 Wet이 메인)++ RCA (Radio Corporation of America) Cleaning: 표준 세정법1) SC-1 (APM, Ammonium Peroxide Mixture) (NH4OH : H2O2 : H2O)Lift Off를 통해 파티클을 이격 시킨 뒤 재흡착을 방지하기 ..

Cleaning – 세정 공정 Cleaning 공정 공간의 청결도 – Class(평방미터당(피트 세제곱) Particle 개수)를 1~10사이로 유지 필요.Wafer Cleaning 후 Oven에서 열을 가해 Wafer 표면에 H2O 제거(Dehydration Baking=Singe, 400도씨 이상)Wafer 위 불순물, 유기물 오염, 표면의 피막 등의 오염을 물리/화학적인 방법으로 제거하는 공정전체 30~40% 비중으로 중요하며 이물에 의한 Fail에 연관된 중요한 공정궁극적인 목적은 수율 향상이며 제품의 성능, 신뢰도에 큰 영향을 미침, 반도체 패턴을 명확하게 해줌소자가 미세화 됨에 따라 작은 Defect도 Critical 해졌기 때문에 Cleaning이 중요해짐         1. 용어DI Wat..

1.   금속의 조건 Si(기판)과 부착성이 좋아야 함. 전기 저항이 낮아야 함(배선의 역할), 열과 화학적으로 안정적이어야 함. 패턴 형성이 쉽게 이루어져야 함. 오래 사용할 수 있도록 신뢰성이 높아야 함. 고가의 재료 사용하기 어려움 2.   Al과 Cu두 공정 모두 Barrier 필요.  -Barrier: Metal과 Si간 확산 방지(접착성 증가), Void가 발생해도 전기적 역할을 할 수 있도록 전자의 경로 역할. 주로 Ti/TiN 사용. But 저항 증가Al(알루미늄): 일반적으로 사용. RIE 방법을 이용. 저렴, 전기전도도 우수, 증착이 쉽고 빠름, 접착력 우수(Ohmic), Photo와 Etching 공정이 쉬움, 자연 산화막 제거. Oxide 층으로 확산하지 않음-단점1) Junctio..

Short Channel Effect (SCEs) :여러가지이기 때문에 주로 복수형으로 사용MOSFET을 미세화 하면서 발생하는 단점. 소자의 목적 - Vg에 의해서만 Current가 제어되는 것! 대부분 Drain 전압의 문제-미세화 장점: 속도 증가, 커패시턴스 감소, 원가 감소, 칩사이즈 감소.-미세화 단점 = SCE(1) Vth Roll OffChannel이 짧아지며 S/D Depletion 영역과 Channel 영역이 겹치게 되고, 겹치는 부분에서 Charge가 공유(Charge Sharing). 이 Charge는 채널이 짧아지면서 포함되는 비율이 증가하고, Depletion영역의 불순물 음의 값으로 되어 있기 때문에 Gate 전압을 크게 인가하지 않아도 쉽게 Channel 형성에 필요한 전압이..