STI 2

[CMP 공정] CMP를 사용하는 이유. Defects, 종류

CMP를 사용하는 이유- Global Planarization, STI/Damascene, Buffering CMP미세화로인한 Pattern Density 증가 / Pitch 감소 (VLSI, ULSI 등 고집적화)RC Delay 개선에 따른 Metal Thickness 증가. Step Coverage 개선이 필요,Metal Layer 증가로 인한 Hill, Valley 발생. Photo에서 DOF의 개선 필요. 잔류물 발생, Photo 공정 중 난반사 원인으로 패턴 붕괴등등... 1. PlanarizationW Plug, IMD, ILD에 사용. Metal Layer의 엄격한 패턴 형성이 필요 (미세화 이슈)또한, Defocusing 이슈와 Metal Layer의 Uniformity 해결 가능. 2. ..

반도체/CMP 2024.08.26

[산화막 증착] 산화 공정을 사용하는 이유

산화막을 사용하는 이유는 크게 3가지로 나눌 수 있습니다.  1)소자와 소자를 나누기 위해(격리, Isolation)-LOCOS (Local Oxidation of Silicon) 소자 양쪽에 산화 공정을 통해 Isolation, 평평하지 않고 소자영역을 침범하기 때문에 미세화에 부적합+Bird`s Beak 현상: 새의 부리처럼 가장자리는 조금 형성되고 가운데 부분은 두껍게 형성되는 현상. 이로 인해 Vth가 증가하게 됨. Gate Length가 늘어났기 때문에 더 많은 전압을 가해줘야 함.-> 실리콘을 조금 Etching해 튀어나오는 부분을 최소화할 수 있음-STI(Shallow Trench Isolation=얕고 넓게) Etching 공정을 통해 Isolation 할 부분을 미리 식각 후 산화막을 증..