반도체 버린 프로그래머 새내기 블로그

SEM (Scanning Electron Microscope): 주사형 전자현미경, 파괴분석, 해상도 0.005μm 약 80만 배 배율 고진공, 저배율도 가능 전자총으로 전자를 생성하고, Hot Filament로 전자를 가속시켜 Sample에 입사(1차 이온). 렌즈를 통해 전자 집속 (Condenser-전자빔을 모아 줌, Objective-Sample에 잘 집속 되도록 빔의 크기를 조절함) Sample에서 반응해 튀어나오는 Secondary Electron(2차 전자), Back Scattered Electron(후방산란전자)을 검출함. 3D 구조(표면, 단면, 두께 구조, 입자의 형상 크기 종류 파악). 전자의 양에 따라 명암이 구분되어 파악 가능. 가속 전압이 높을수록 분해능 성질이 증가, 내부 정..

시스템 반도체(비메모리 반도체): 다품종 소량생산, Foundry위탁생산. LSI에서 연구한 반도체1. Analog IC 아날로그 신호의 양을 증폭하거나 제어해 디지털 신호로 변환하는 IC, 연속적으로 변화하는 값을 다룸. 빛, 소리 등의 측정값PMIC, CIS, 전력관리칩(핸드폰 자동 화면 꺼짐), 구동칩(화면 터치 시 켜짐) 등이 있음. 60%의 반도체-PMIC (Power Management Integrated Circuit)주 전원을 입력 받아 전자기기에서 요구하는 전압 또는 전류로 변화, 정류, 분배, 제어하는 Chip, 공간 효율을 위한 소자이를 통해 배터리 전원을 능동적으로 대처해 수명을 연장할 수 있음. (Voltage Scaling), 전력 총괄!교류->직류 변환, 전압 변환, 전류 분배..

++MPW (Multi Project Wafer)웨이퍼 하나에 여러 개의 프로젝트를 함께 넣는 것. 보통 반도체 설계를 하여 칩으로 만들기 위해서는 하나의 웨이퍼를 기준으로 칩을 찍어내야 하는데 이 웨이퍼에서 칩이 나오기 위한 가격이 수억으로 일반 벤처기업에서 칩 한번 찍기가 어려움. 이를 개선하기 위해 처음 설계하고 생산하는 칩을 시스템 레벨에서 테스트용으로 뽑아 보는 웨이퍼를 의미. (팹리스 회사가 이용) ++TSV(Through Silicon Via): 와이어를 이용해 칩을 연결하는 대신 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 패키징 기술로 속도와 소비전력을 크게 개선할 수 있음. 또한, 와이어 공간이 필요 없어 집적도가 올라감. -구멍 RIE-Bash 공정++Legacy ..

High K Metal Gate (HKMG) (Low K: 전하를 잡아 두는 힘이 약해 배선 공정 Short 방지, RC Delay 방지)Device의 미세화에 따라 Gate Length가 짧아지면서 수평방향의 전기장이 너무 강해 수직적인 방향의 전기장(Gate가 만드는)이 약해짐.이를 위해 산화막의 두께를 줄여 Cox(Cap)를 키워야 함->이미 너무 작은 값을 사용해 한계(Gate Leakage 발생)=>유전율이 높은 HfO2를 사용하게 되었지만 Vth가 증가하고 전자의 Mobility가 감소하는 단점 발생. 또한, Poly Si와 High K 산화막은 저항이 높아지고 Oxide Cap을 감소시킴. 이를 위해 Poly Si 대신 Metal을 Gate로 사용해 Depletion 영역을 없애 주어 Cap..

문턱전압(Threshold Voltage): Strong Inversion 상태를 만들 수 있게 해주는 최소한의 전압. (Switching Voltage)-구성요소 -문턱 전압 측정법1. Linear Extrapolation       2. Constant Current3. gm Method: I-V 그래프를 미분하여서 구하는 방법. -문턱 전압 조절 방법--  을 조절: 일반적으로 Metal 일함수를 조절 (Poly Si 사용, HKMG시 Metal 사용)NMOS는 일함수가 낮은 금속, PMOS는 일함수가 높은 금속을 이용 (Dual Metal Gate 공정) --기판농도 변경: 기판 전체의 농도를 변경하기보단 표면만 농도조절 (Vth adjust implant 공정)--Oxide  (커패시터 용량)..

1)PN Junction  P에 +, N에 -일 경우 Forward Bias(Majority Carrier Diff Main, 정류작용), 반대일 경우 Reverse Bias(Drift Main=leakage) Majority Carrier Diff (Enabling)Minority Carrier Drift (Driving) -Avalanche BreakdownReverse Bias가 매우 커질 때 전류가 급격히 흘러 소자가 파괴 (정상 작동이 아님), Band가 급격히 휘면서 큰 자기장이 발생하고, 자기장에 가속된 Minority Carrier 들이 이온화를 발생시키면 이온화 현상이 기하 급수적으로 증가하여 급격한 전류를 만들어 냄. 2)BJT(Bipolar Junction Transistor) 반도체..

어렵고 비싼 초순수층, 기존에 있는 Sub위쪽 방향으로 새로운 층을 생성하는 공정(Sub을 Seed로 생성한다고 생각). 일반 증착 방식보다 결정 격자가 단결정형태로 안정되어 있음. (Single Crystal). 다결정이나 비결정질(화합물)로 형성할 경우 Mobility가 떨어지기 때문(Trap 발생 가능성), Mismatch로 서로에게 반대방향 Stress를 주어 억제=> Compressive, Tensile Stress와 Trap 방지!++Mobility 향상 기술: Strained Si – Hetero의 경우PMOS의 경우 압축응력(Compressive Stress), NMOS의 경우 인장응력(Tensile Stress) 개선 요함. (Mismatch) => 반대 Stress를 형성-> PMOS는..

PMOS와 NMOS의 차이점 => CMOS전자(Electron)의 Mobility가 정공(Hole)의 Mobility보다 2.7배 큼. 즉, NMOS가 더 빠름->CMOS (Complementary MOS) 가 나오게 된 배경. (Inverter로 주로 사용)NMOS는 크기는 작으나 저항에 의한 Leakage발생. 이 저항 대신 PMOS를 이용해 제어를 하며 Leakage 차단.소비전력이 낮고, 출력 특성도 좋지만 조금 느리다. 집적도가 높음. BJT에 비해 회로도 간단 NMOS는 Gate에 양전압이 들어왔을 때 활성화되며 Source의 LOW Level Voltage를 Drain으로 출력PMOS는 Gate에 음전압이 들어왔을 때 활성화되며 Source의 HIGH Level Voltage를 Drain으로..

Short Channel Effect (SCEs) :여러가지이기 때문에 주로 복수형으로 사용MOSFET을 미세화 하면서 발생하는 단점. 소자의 목적 - Vg에 의해서만 Current가 제어되는 것! 대부분 Drain 전압의 문제-미세화 장점: 속도 증가, 커패시턴스 감소, 원가 감소, 칩사이즈 감소.-미세화 단점 = SCE(1) Vth Roll OffChannel이 짧아지며 S/D Depletion 영역과 Channel 영역이 겹치게 되고, 겹치는 부분에서 Charge가 공유(Charge Sharing). 이 Charge는 채널이 짧아지면서 포함되는 비율이 증가하고, Depletion영역의 불순물 음의 값으로 되어 있기 때문에 Gate 전압을 크게 인가하지 않아도 쉽게 Channel 형성에 필요한 전압이..

Ohmic 접합: 옴의 법칙 (V=IR)을 따르는 접합, 선형 접합Schottky 접합: Potential Barrier인 Schottky가 형성되어 Carrier 이동에 장벽이 있는 것. 이는 특정 전압 이상일 때만 전류가 흐르게 되는 Profile을 가짐. 특히, Metal 과 Semiconductor간의 접합에서 발생. (Like PN Diode)=> MOSFET에서 Gate를 형성할 때 Si 기판과 Metal Gate 간의 접합을 Schottky에서 Ohmic으로 바꿔주기 위해 Salicide 공정을 진행1. 진공 준위: 전자가 이동하면서 물질에서 완전히 벗어나기까지 필요한 에너지2. 일함수(∅): 진공 준위와 물질의 페르미 레벨의 차이. 고체의 표면에서 Electron 1개를 빼내는데 필요한 힘..