산화공정 2

[산화막 증착] 산화 공정 심화. 생성 Cycle, 전기적 Defects

산화막 생성 Cycle (Oxidation)1. Push (Loading) Thermal Stress 최소화를 위해 저온 시작, Nitride 형성 방지를 위해 O2 일부 Flow2. Ramp Up 온도 서서히 증가3. Oxidation 4. Ramp Down Stress와 Surface State를 낮추고 Fixed Charge 억제5. N2 Anneal and Pull (Unloading)  전기적 Defect in Thermal Oxide1. Mobile Charge (Qm)Oxide 막 내에 존재하는 이온에 의한 Charge, 알칼리 금속(K+, Na+, Li+ 등) 이온의 오염이 원인고온, 고전압 상태에서 동작할 때 소자의 문턱전압의 불안정 또한 원인Oxidation공정에서 Cl gas를 추가해..

[산화막 증착] 산화 공정을 사용하는 이유

산화막을 사용하는 이유는 크게 3가지로 나눌 수 있습니다.  1)소자와 소자를 나누기 위해(격리, Isolation)-LOCOS (Local Oxidation of Silicon) 소자 양쪽에 산화 공정을 통해 Isolation, 평평하지 않고 소자영역을 침범하기 때문에 미세화에 부적합+Bird`s Beak 현상: 새의 부리처럼 가장자리는 조금 형성되고 가운데 부분은 두껍게 형성되는 현상. 이로 인해 Vth가 증가하게 됨. Gate Length가 늘어났기 때문에 더 많은 전압을 가해줘야 함.-> 실리콘을 조금 Etching해 튀어나오는 부분을 최소화할 수 있음-STI(Shallow Trench Isolation=얕고 넓게) Etching 공정을 통해 Isolation 할 부분을 미리 식각 후 산화막을 증..