반도체 버린 프로그래머 새내기 블로그

1. Wet Cleaning DI Water 세정에 용이하고, 다양한 화학 용액을 사용 가능하며 Selectivity가 매우 우수. Dry Cleaning 대비 저렴하고, Particle 제거에 효과적하지만, 세정의 건조가 느려 잔유물이 남을 수 있으며, 물질의 독성이 위험하고, 용액을 폐기하는 비용이 추가.진공상태 유지가 어렵기 때문에 2차 오염 문제 발생 가능. 공정이 미세화 됨에 따라 Dry를 사용하는 추세. (아직은 Wet이 메인)++ RCA (Radio Corporation of America) Cleaning: 표준 세정법1) SC-1 (APM, Ammonium Peroxide Mixture) (NH4OH : H2O2 : H2O)Lift Off를 통해 파티클을 이격 시킨 뒤 재흡착을 방지하기 ..

Cleaning – 세정 공정 Cleaning 공정 공간의 청결도 – Class(평방미터당(피트 세제곱) Particle 개수)를 1~10사이로 유지 필요.Wafer Cleaning 후 Oven에서 열을 가해 Wafer 표면에 H2O 제거(Dehydration Baking=Singe, 400도씨 이상)Wafer 위 불순물, 유기물 오염, 표면의 피막 등의 오염을 물리/화학적인 방법으로 제거하는 공정전체 30~40% 비중으로 중요하며 이물에 의한 Fail에 연관된 중요한 공정궁극적인 목적은 수율 향상이며 제품의 성능, 신뢰도에 큰 영향을 미침, 반도체 패턴을 명확하게 해줌소자가 미세화 됨에 따라 작은 Defect도 Critical 해졌기 때문에 Cleaning이 중요해짐         1. 용어DI Wat..

1.   금속의 조건 Si(기판)과 부착성이 좋아야 함. 전기 저항이 낮아야 함(배선의 역할), 열과 화학적으로 안정적이어야 함. 패턴 형성이 쉽게 이루어져야 함. 오래 사용할 수 있도록 신뢰성이 높아야 함. 고가의 재료 사용하기 어려움 2.   Al과 Cu두 공정 모두 Barrier 필요.  -Barrier: Metal과 Si간 확산 방지(접착성 증가), Void가 발생해도 전기적 역할을 할 수 있도록 전자의 경로 역할. 주로 Ti/TiN 사용. But 저항 증가Al(알루미늄): 일반적으로 사용. RIE 방법을 이용. 저렴, 전기전도도 우수, 증착이 쉽고 빠름, 접착력 우수(Ohmic), Photo와 Etching 공정이 쉬움, 자연 산화막 제거. Oxide 층으로 확산하지 않음-단점1) Junctio..

Short Channel Effect (SCEs) :여러가지이기 때문에 주로 복수형으로 사용MOSFET을 미세화 하면서 발생하는 단점. 소자의 목적 - Vg에 의해서만 Current가 제어되는 것! 대부분 Drain 전압의 문제-미세화 장점: 속도 증가, 커패시턴스 감소, 원가 감소, 칩사이즈 감소.-미세화 단점 = SCE(1) Vth Roll OffChannel이 짧아지며 S/D Depletion 영역과 Channel 영역이 겹치게 되고, 겹치는 부분에서 Charge가 공유(Charge Sharing). 이 Charge는 채널이 짧아지면서 포함되는 비율이 증가하고, Depletion영역의 불순물 음의 값으로 되어 있기 때문에 Gate 전압을 크게 인가하지 않아도 쉽게 Channel 형성에 필요한 전압이..

Silicide FEOL(Front End Of Line, Active 영역 형성) 후 BEOL(Back End Of Line, 배선과 절연막 형성)을 진행.FEOL에서 형성한 Gate, Source, Drain(Tr 단자)은 Metal과 Silicon의 접합이기 때문에 Schottky 성질을 나타내 Tr의 역할을 해줄 수 없음. 즉, 면 저항(Rs)이 증가(설계한 소자의 Spec을 충족하지 못함.) 이를 위해 Silicide를 진행하며 Silicide는 BEOL의 첫 단계.목적은 접합을 Ohmic으로 변화(Barrier를 낮추기 위해). (Contact Resistance 감소!)접착력(Adhesion)을 향상을 위해 기판의 Si를 기반으로 형성. (CoSi2, TiSi2 등, Ti는 절연막인 SiO2..

Ohmic 접합: 옴의 법칙 (V=IR)을 따르는 접합, 선형 접합Schottky 접합: Potential Barrier인 Schottky가 형성되어 Carrier 이동에 장벽이 있는 것. 이는 특정 전압 이상일 때만 전류가 흐르게 되는 Profile을 가짐. 특히, Metal 과 Semiconductor간의 접합에서 발생. (Like PN Diode)=> MOSFET에서 Gate를 형성할 때 Si 기판과 Metal Gate 간의 접합을 Schottky에서 Ohmic으로 바꿔주기 위해 Salicide 공정을 진행1. 진공 준위: 전자가 이동하면서 물질에서 완전히 벗어나기까지 필요한 에너지2. 일함수(∅): 진공 준위와 물질의 페르미 레벨의 차이. 고체의 표면에서 Electron 1개를 빼내는데 필요한 힘..

반도체 Energy Band, Band Gap에너지 준위(Energy Level): 원자핵의 주위를 회전하고 있는 전자가 가질 수 있는 에너지 순위, 원자핵에서부터 전자가 멀리 있을수록 큼구성가전자대: Valance Band, 최외각 전자가 채워져 있는 아랫부분전도대: Conduction Band, 최외각 전자가 에너지를 얻어 올라갈 수 있는 전자가 채워져 있지 않은 윗부분에너지 갭(Band Gap): 전도대와 가전자대 사이를 의미 (단위 eV) 준위에 따른 구분1)부도체, 절연체(Insulator): Energy Gap이 3eV이상, Valence Band의 전자가 Conduction Band로 올라가지 못함.  2)반도체(Semi-Conductor): Energy Gap이 0.1eV~3eV, 평소엔 ..

Chemical Vapor Deposition (CVD): 화학기상증착법, 가스의 화학반응을 이용. 주로 기체형태. 모든 형태의 증착에서 사용되는 방법. 장점 상대적 저렴, 품질 우수, 도포성 우수, Step coverage 좋음, 접착력 우수 단점 Chamber진공 이용. 고진공일수록 Mobility 감소, 오염위험 큼, 두께 조절 어려움, Byproduct 독성 중화 비용 소모. 고온 공정 진행 과정 기체(반응가스, 전구체)가 Chamber 내부로 주입되면 대류와 확산을 통해 Target 표면으로 이동한 후 흡착. 이후 흡착된 기체는 표면확산이 일어나 전체로 이동. 이후 기체와 표면사이에서 화학 반응 발생. 반응되어 나온 부산물은 기체 형태로 확산되어 빠져나감.++Surface Reaction Rat..

Physical Vapor Deposition (PVD): 물리기상증착법. 주로 금속 증착(Silicide), 장점No Chemical (오염이 적음), 고품질, 안전,단점 MFP가 길고 직진성이 강해 낮은 Step Coverage. 비쌈, 고진공 종류Thermal Evaporation: Boat로 불리는 판 위에 올려놓고 열을 가해 증착물질을 기화시켜 기판에 붙이는 방법. 진공 관 안에서 진행. 간단하고 여러 금속 가능E-beam Evaporation: Thermal과 유사. 보트를 가열하는 것 대신 전자빔(고에너지)을 이용해 증착물질을 가열해 기화시키는 방법. 간단하고 여러 금속 가능(녹는점이 높은 것)Evaporation의 경우 느리고 기판과의 접착성이 낮고 Uniformity도 낮음Sputteri..

Deposition박막 증착 공정, 박막(Thin Film)이란 특정한 목적을 위해 추가하는 1 μm이하의 얇은 층. As Deposition: 박막을 최초로 증착한 상태  용어Quality: 전기적 물리적 특성의 품질 Thickness Uniformity: Wafer의 균일도, Wafer-to-Wafer 균일도 Step Coverage: 단차에서 일정한 두께를 유지하는지 여부. (산화막 공정에서도 중요)기준이 되는 박막과 증착 된 박막을 비교. 균일도와 연관. 100%에 가까울수록 우수함.나쁠 경우 튀어나오거나 들어간 부분이 발생할 수 있음. 압력에 따라 SC가 낮아지는 지점이 달라짐1. Side SC: 상부와 사이드 두께 비율2. Bottom SC: 상부와 패턴 하부 두께 비율3. Conformali..