반도체/증착 공정 (Deposition)

[증착 공정] 물리 기상 증착 공정 (PVD)

programmer-coldbrew 2024. 8. 29. 23:20

Physical Vapor Deposition (PVD): 물리기상증착법. 주로 금속 증착(Silicide),

No Chemical (오염이 적음), 고품질, 안전,

단점 MFP가 길고 직진성이 강해 낮은 Step Coverage. 비쌈, 고진공

 

종류

Thermal Evaporation: Boat로 불리는 판 위에 올려놓고 열을 가해 증착물질을 기화시켜 기판에 붙이는 방법. 진공 관 안에서 진행.

간단하고 여러 금속 가능

E-beam Evaporation: Thermal과 유사. 보트를 가열하는 것 대신 전자빔(고에너지)을 이용해 증착물질을 가열해 기화시키는 방법.

간단하고 여러 금속 가능(녹는점이 높은 것)

Evaporation의 경우 느리고 기판과의 접착성이 낮고 Uniformity도 낮음

Sputtering: Dry Etching과 동일. 불활성 기체(Ar)의 이온화를 통해 Target과 부딪치며 분리된 물질이 기판 쪽으로 이동하며 증착.

이온 상태인 Ar+Target(Cathode, 음극)과 부딪치며 전자를 얻어 중성 상태로 변함. 일정한 박막.

기판 손상 발생을 방지를 위한 Shield존재 (Anode, 양극). 에너지 최솟값/최댓값의 위치를 조절해 진행해야 함.

Contact Layer (Ti), Barrier (TiN), ARC (TiN), Metallization (Al)

Glow Discharge 상태를 이용->TargetParticle과 요철이 있으면 안 되기 때문에 Pre-Sputtering진행.

Sputtering의 경우 Evaporation보다 기판과의 접착성과 Uniformity, Step Coverage가 우수함

Reactive Sputtering: 산화막의 경우 금속 Target(Ti, Hf )O2 gas를 추가해 반응(부도체 X)

거의 모든 산화막 형성 가능->굳이 비싼 RF를 사용할 필요 없음

가스를 분압해서 넣어주는 장비(MFC, Mass Flow Controller)만 추가한 구조로 간단함.

 

+Debye shielding(디바이 차폐):

플라즈마 내에 전기장을 인가하면 플라즈마 내에 하전입자들이 배치되어 인가된 전기장을 상쇄시키는 성질.

상쇄가 완전히 이루어지면 평형상태가 되며, 이때 중성이 되는 거리를 디바이 길이, 디바이 구 라고 부름.

이 바운드리를 넘어서야 전기적으로 중성이라고 할 수 있기 때문에 Chamber 크기보다는 작아야 함(Plasma는 준중성상태)

전자의 밀도가 높을수록 짧은 값을 가짐. 전자의 온도가 낮을수록 짧아짐(운동성이 높으면 안정적으로 위치하지 못하기 때문)

ebye shielding( 디바이 차폐)

 

+파센 법칙(Paschen`s law):

방전이 시작할 때 방전개시전압(V)과 압력(P), 전극 사이의 거리(d)의 관계.

d가 일정할 때 P가 감소하면 원자수가 줄어들면서 MPF가 너무 길어져 에너지는 충분하지만

반응하지 않아 플라즈마를 유지할 수 없음.

P가 증가하면 MFP가 짧아져 충돌에너지가 작아져 플라즈마를 유지할 수 없음.

두 상황 모두 V 값을 높여 해결할 수 있음. , 최적의 값을 찾는 것이 중요함

파센 법칙(Paschen`s law)

 

단점: Void->Electroplating(도금)으로 해결