[Energy Band] Energy Band와 Band Gap

반도체 Energy Band, Band Gap

에너지 준위(Energy Level): 원자핵의 주위를 회전하고 있는 전자가 가질 수 있는 에너지 순위, 원자핵에서부터 전자가 멀리 있을수록 큼

구성

가전자대: Valance Band, 최외각 전자가 채워져 있는 아랫부분

전도대: Conduction Band, 최외각 전자가 에너지를 얻어 올라갈 수 있는 전자가 채워져 있지 않은 윗부분

에너지 갭(Band Gap): 전도대와 가전자대 사이를 의미 (단위 eV)

준위에 따른 구분

1)부도체, 절연체(Insulator): Energy Gap이 3eV이상, Valence Band의 전자가 Conduction Band로 올라가지 못함. 

2)반도체(Semi-Conductor): Energy Gap이 0.1eV~3eV, 평소엔 부도체, 에너지가 있다면 Valence Band에서 Conduction Band로 올라갈 수 있음.

3)도체(Conductor): Energy Gap이 매우 작거나 없음, Valence Band와 Conduction Band 겹쳐져 있는 상태(Overlap)

준위에 따른 구분

 

파울리 배타원리: 동일한 양자상태는 불가능. 즉, 스핀 업과 다운이 있으며 같은 회전 방향은 가질 수 없음. 에너지 준위 기본 조건

 

페르미 준위(Fermi Level): 0K에서 전자가 가질 수 있는 최대 에너지 준위.( )

=임의의 온도 T에서 전자가 채워질 확률이 1/2인 에너지 준위

평형 상태에서 페르미 준위는 일치함. (+) Bias가 인가되면 밴드가 내려 감.

페르미 준위(Fermi Level)

 

Homo, Hetero Junction

Homo junction: 동종 접합, BandGap이 동일 하지만 다른 전기적 특성을 가지는 영역의 접합, 공정변수를 통해 인위적으로 Interface 특성제어,

Depletion 영역은 도핑 농도가 작은 쪽으로 더 넓게 형성. 주로 기판의 농도가 작기 때문에 기판 쪽으로 더욱 확장.

(Ex) PN Junction, MOSFET의 Horizontal Profile)

-MOSFET 기본 구조 중 NMOS

Source와 Drain은 N Type 도핑, Sub은 P Type 도핑

서로 다른 전기적 특성을 가지고 있기 때문에 접합 부분에서 특정 작용이 발생

 

Bandgap의 중심을 기준으로 기판의 페르미 레벨이 Source와 Drain의 페르미 레벨 차이가 작기 때문에 N type 도핑이 더욱 일어났다는 것을 알 수 있음.

Junction Band를 그리기 위해서는 페르미 레벨을 일치시켜줘야 함.

일치된 페르미 레벨에서 각 영역의 가전자대와 전도대를 연속적으로 이어줘야 함.

이때, P type의 도핑 농도가 낮기 때문에 기판 쪽으로 Depletion 영역이 더욱 큼.

따라서 중앙을 기준으로 가운데 부분의 넓이가 더욱 커짐.

(곡선 부분이 각 접합의 Depletion 영역을 나타냄-전계가 형성되어 있음)

이는 Short Channel Effect가 왜 접합부위에서 발생하는지를 알 수 있음.

바이어스가 없던 상태에서 N type Drain 쪽에 (+) Bias를 걸어주게 되면 밴드가 아래로 내려감.

그러면 상대적으로 기울기가 매우 커지게 되면서 전자가 넘지 못했던 Barrier를 낮추게 되어 전류 흐름

SCE 참고. (DIBL)

 

Hetero Junction: 이종 접합, 각 소재 특성에 따라 Interface 특성이 달라짐. Band Gap이 서로 다름!

(Ex) Thin Film을 Channel로 하는 TFT, Buffer Layer, MOSFET의 Gate, Source, Drain 등의 Vertical Profile)

Band Diagram 그리는 방법 – Isotype의 경우

1. Isotype (같은 도핑 Carrier 접합 – n+/n-, p+/p-),

Anisotype (다른 도핑 Carrier 접합 – n+/p-, n-/p+, p+/n-, p-/n+) 구분

2. X1, X2길이 비교

좌측 물질의 Valance Band와 Fermi Level 거리가 X1,

우측 물질의 Conduction Band와 Fermi Leve의 거리가 X2

3. Overlay 구성 확인: X1>X2일 경우 좌측 물질 위쪽이 Overlay,

X1<X2일 경우 좌측 물질 아래쪽이 Overlay (Potential 우물, 양자 우물, Quantum Well)

1, 2, 3 단계

4. 페르미 레벨 일치하도록 이동

 

4단계

5. 불연속점이 있음. 이때 Energy Offset은 ∆Ec=2/3∆Eg, ∆Ev=1/3∆Eg로 정의

6. Depletion 영역을 농도에 따라 고려

7. Offset 표현

 (접합 위쪽 뾰족한 부분이Overlay)

 

5, 6, 7 단계

-분석

Interface에서 Bias가 없을 경우 Overlay에 의해 전자가 이동하지 못하고 축적(Potential Barrier). 정공은 쉽게 이동하여 전류를 형성할 수 있음.

이는 Homo와 다르게 Ion imp. 공정을 통한 Doping없이도 Carrier를 주입 가능.

분석

 

+HEMT (High Electron Mobility Transistor) 소자

Buffer Layer 위에 Epitaxy Layer를 형성했을 때 Doping을 하지 않아도 전자가 존재할 확률이 100%인 소자.

하나는 높은 도핑(AlGaAs)-BandGap 큼, 하나는 도핑 없음(GaAs)-BandGap 작음

MOSFET보다 빠르고 적은 전력 사용량.

노이즈가 적음. Donor에 의한 Scattering이 없기 때문에 Mobility가 높음

이를 활용하여 고속 소자를 구현한다는 것 (2차원 전자 가스, 2DEG)

높은 Off Leakage, 공정 난이도 높음, 기생 저항  

HEMT

++PHEMT (Pseudomorph High Electron Mobility Transistor)

 - HEMT 단점 개선

초고속이 요구되는 고속 아날로그 및 디지털 IC, 무선 통신, MMIC, LNA 어플리케이션에서 사용.

두 이형 물질 간의 격자상수가 다르기 때문에 결함이 발생(Deep Level Trap - Recombination으로 효율 감소)하고,

이를 해결하기 위해 재료 중 하나를 매우 얇은 층으로 사용하는 것. 이는 Bandgap이 더욱 크게 차이 나게 할 수 있음.

추가로 MHEMT(Metamorphic HEMT)는 Buffer Layer를 추가하는 것이고,

재료에 따라 EHEMT (Enhancement HEMT-AlGaAs/GaAs) – DHEMT (depletion HEMT-AlGaN/GaN) 로 구분되기도 함

++Anisotype의 경우