[금속 배선 공정] Silicide

Silicide 

FEOL(Front End Of Line, Active 영역 형성) 후 BEOL(Back End Of Line, 배선과 절연막 형성)을 진행.

FEOL에서 형성한 Gate, Source, Drain(Tr 단자)은 Metal과 Silicon의 접합이기 때문에 Schottky 성질을 나타내 Tr의 역할을 해줄 수 없음.

즉, 면 저항(Rs)이 증가(설계한 소자의 Spec을 충족하지 못함.) 이를 위해 Silicide를 진행하며 Silicide는 BEOL의 첫 단계.

목적은 접합을 Ohmic으로 변화(Barrier를 낮추기 위해). (Contact Resistance 감소!)

접착력(Adhesion)을 향상을 위해 기판의 Si를 기반으로 형성. (CoSi2, TiSi2 등, Ti는 절연막인 SiO2와는 반응 X)

일반적으로 Gate/Source/Drain에 Co, Ti, Ni와 같은 금속을 증착(PVD-Sputtering)해 Barrier Metal을 형성 후Annealing(RTA)으로 형성

반응하지 않고 남은 금속은 Wet Etching(Selectivity가 높기 때문) 등으로 제거.

이후에도 잘 자리잡을 수 있도록 Annealing을 한 번 더 진행(누설 전류 방지),

이후 Contact을 지정해 배선공정을 진행.

금속은 각각의 열 저항성이 다르기 때문에 적절한 선택이 필요함. (고온 순서대로 Ti, Co, Ni)

-CVD로 형성할 수도 있지만 추가 공정으로 Mask를 사용해야 하기 때문에 사용하지 않음.

++Poly-Si와 반응할 때는 Polycide라고 함. (Gate용)

++면 저항(Rs, Sheet Resistance): 물질의 표면이 가지는 저항. 4 Point Probe로 측정. 단위 Ω/□ (Ohm per Square), Square 값이 같으면 R=Rs

 

silicide 공정