반도체 버린 프로그래머 새내기 블로그

Photolithography Progress +++ 공정 조건: Clean Room(100/ft3 이하의 청결도) + Yellow Light(영향이 제일 적은 광원) 1.   HMDS 도포(Wafer Priming) (HMDS-hexa methy ldi sil azane: 6 CH3 2 Si NH)친수성인 Wafer를 소수성으로 바꾸기 위한 과정(친수성 Contact Angle > 소수성)기체상태인 HMDS를 N2 가스를 이용해 도포. 접착력 증가, 부족할 시 Pattern 붕괴 가능성. +BARC(Bottom Anti-Reflective Coating): Photolithography 공정 전에 진행. (주로 SiON)Profile 상 단차가 존재할 때 빛의 경로와 양이 달라져 Standing Wav..

4 Point Probe(Blanket Wafer): 간격이 일정한 Probe tip 4개를 Wafer에 Contact해 일정 전류를 Forcing 해 Voltage Drop을 측정 (Rs)소자의 비저항 값은 고정이기 때문에 t값(두께)를 알 수 있음Thermo WaveImplant된 영역은 Damage 때문에 반사율이 차이가 생기기 때문에 이를 측정함. SIMS (Secondary Ion Mass Spectrometry) = Surface Negative Ionization 양이온이 부딪치기 때문에 음 성질이 튀어나옴, 매우 정밀, Ultra High Vacuum 필요.Depth Dopant Profile, Dopant Concentration 측정, 성분 분석, ppb단위까지 측정가능. Primary..

Annealing에서 발생하는 Defect+TED (Transient Enhanced Diffusion)Furnace Annealing을 통해 불필요 Dopant Diffusion과 Defect Cluster 형성, 원하지 않는 이온 분포로 Activation감소, 수율 저하, 집적도 악영향저온 공정은 손상을 회복하는데 시간이 오래 소요. Si의 점 결함에 의해 Dopant가 과도하게 확산되어서 Junction Depth가 깊어짐 (Leakage). – RTA, Laser 등 더 높은 온도와 낮은 시간으로 개선. +산화 분위기에서 이온 재분포고온에서 산화 진행 시 발생. 특히 Si 와 SiO2 경계면에서 Vt의 심각한 영향을 줌(Dopant의 Dose 가 변화하는 부분이 Channel 영역이기 때문)B(..

Annealing (For Damaging Curing, Activation)Ion Implantation 로 손상(Lattice Damage/Disorder)된 것을 정상으로 되돌리는 공정입니다. (필수!!!!!!!)손상된 부분의 회복(결정성 회복: Amorphous->Single Crystal)절연 상태에서 도전 상태로 변환 (전기적 특성 형성, 이온 활성화)충격으로 튕겨 나간 Dopant를 복귀시켜 기판 Si와 결합 (공유결합 복원) 온도 높을수록 시간 짧을수록 Leakage 감소, Doping Profile: Annealing 이후, Furnace가 우수. 종류1 Furnace: 장시간. 확산 깊이가 크고 넓어 미세화에 부적합. 낮은 온도(500~1200도), batch 구조 (Throughput..

진공상태에서 진행 양과 깊이 및 농도를 조절 가능해 소형화(미세화)가 가능합니다.이온이 방향성을 가져 수직적인 Profile이 가능합니다. (확산 적음) 생산성은 낮으나 Particle 이슈를 개선해 수율 향상. Annealing 공정이 필수. 가벼운 원소로 주입할수록 깊게 주입됩니다. (원자랑 부딪치면서 막히기 때문)   - B의 경우 너무 가벼워 BF2+ 형태로 주입저온공정(Heat Budget 감소)입니다.- Heat Budget: Wafer가 많은 공정을 거치며 받은 Heat 총량을 의미합니다.  단점으로는 공정이 복잡하고, 비싼 공정이며, 독성 Gas 문제와 고전압 등 안전문제가 있습니다. 이온 주입기의 구조와 역할1. Ion Source: Filament를 가열해 만들어 낸 Hot Carrie..

열 확산 방법. 단점으로는 깊어질수록 도핑이 어려워 (깊이 조절 어려움) 미세화에 부적합한 방법이라는 것이 있습니다. (등방성). 또한, Leakage 발생 가능성이 높습니다.도핑 Gas가 많을수록 농도가 증가하고. Throughput이 상대적으로 좋습니다. (Batch 구조 – 고온), Single Type의 Chamber도 사용하기도 합니다. (비교적 저온)공정 방법1) Pre-deposition:Dopant가 포함된 Gas가 기판 표면에 주입하는 단계. 얇은 박막 형성 – Dose Control (표면에 계속 Gas 주입: 표면 농도>기판 농도)2) Drive In: 표면 Dopant를 열확산을 통해 기판 내부로 주입하는 단계. 원하는 깊이를 조절(=재분포) – Profile Control (Gas..

Ion Implantation-이온 주입Wafer가 반도체적 특성을 가질 수 있도록 이온에 에너지를 주입해 Wafer 속으로 넣어주는 공정입니다.공정 Control을 위한 표면 Modifying을 하고, Threshold Voltage Modulation이 가능합니다.단점으로는 공정이 복잡하고 비싸고 위험합니다. 종류Carrier는 Electron과 Hole이 있으며, 주요 Carrier를 Majority Carrier, 반대를 Minority Carrier라고 부릅니다.-N Type 반도체: Majority Carrier: Electron, 불순물(Dopant): 5가원소 As(아세닉, 비소), P(포스폰, 인)=Doner 원소-P Type 반도체: Majority Carrier: Hole, 불순물(D..

CMP를 사용하는 이유- Global Planarization, STI/Damascene, Buffering CMP미세화로인한 Pattern Density 증가 / Pitch 감소 (VLSI, ULSI 등 고집적화)RC Delay 개선에 따른 Metal Thickness 증가. Step Coverage 개선이 필요,Metal Layer 증가로 인한 Hill, Valley 발생. Photo에서 DOF의 개선 필요. 잔류물 발생, Photo 공정 중 난반사 원인으로 패턴 붕괴등등... 1. PlanarizationW Plug, IMD, ILD에 사용. Metal Layer의 엄격한 패턴 형성이 필요 (미세화 이슈)또한, Defocusing 이슈와 Metal Layer의 Uniformity 해결 가능. 2. ..

CMP (Chemical Mechanical Polishing) 물리적, 화학적으로 평탄화를 하는 공정. - CMP 공정의 Module1. Polishing Module.-Platen: Pad 회전                -Wafer Carrier: Wafer Loading. Motor에 의해 회전하면서 CMP 진행, Wafer 표면이 아래로 가도록 해야 함.-Slurry: 소모품 1. 크기는 약 0.1μm, Oxide용, Metal용으로 나뉨Wafer Film 표면이 연마하기 쉽도록 Soft한 형태로 만들어주는 Chemical 반응을 일으키는 물질.Agglomerate(덩어리)가 되면 Scratch 가 발생할 수 있어 교반(휘저어 줌)으로 상태유지 필요.Abrasive(기계적 반응을 하는 물질, S..

산화막 생성 Cycle (Oxidation)1. Push (Loading) Thermal Stress 최소화를 위해 저온 시작, Nitride 형성 방지를 위해 O2 일부 Flow2. Ramp Up 온도 서서히 증가3. Oxidation 4. Ramp Down Stress와 Surface State를 낮추고 Fixed Charge 억제5. N2 Anneal and Pull (Unloading)  전기적 Defect in Thermal Oxide1. Mobile Charge (Qm)Oxide 막 내에 존재하는 이온에 의한 Charge, 알칼리 금속(K+, Na+, Li+ 등) 이온의 오염이 원인고온, 고전압 상태에서 동작할 때 소자의 문턱전압의 불안정 또한 원인Oxidation공정에서 Cl gas를 추가해..