[문턱 전압] 문턱 전압, Threshold Voltage

문턱전압(Threshold Voltage): Strong Inversion 상태를 만들 수 있게 해주는 최소한의 전압. (Switching Voltage)

-구성요소

Flat Band  형성 전압

Oxide 영역에 걸리는 전압

Strong Inversion 충족 전압

문턱전압 공식

 

-문턱 전압 측정법

1. Linear Extrapolation      

2. Constant Current

3. gm Method: I-V 그래프를 미분하여서 구하는 방법.

문턱 전압 측정법

-문턱 전압 조절 방법

--  을 조절: 일반적으로 Metal 일함수를 조절 (Poly Si 사용, HKMG시 Metal 사용)

NMOS는 일함수가 낮은 금속, PMOS는 일함수가 높은 금속을 이용 (Dual Metal Gate 공정)

--기판농도 변경: 기판 전체의 농도를 변경하기보단 표면만 농도조절 (Vth adjust implant 공정)

--Oxide  (커패시터 용량) 조절 (=두께 조절): 가 커지면 같은 전압에 대해 더 많은 전하가 유도(Q=CV)

따라서 같은 전압에 대해 더 많은 Depletion을 형성할 수 있으므로 문턱전압을 낮출 수 있음.

를 높이기 위해선 산화막의 두께를 줄여야 함. -> Leakage문제로 30A이하는 High-k 유전막 사용

Oxide의 두께가 얇아지면 Oxide Cap이 증가해 Depletion Cap의 영향을 무시가능 수준까지 만들 수 있음.

문턱전압이 다른 여러 MOSFET을 사용할 때는 Implant를 통해 Dose를 변경

문턱전압이 높은 MOSFET은 두꺼운 산화막을 이용하고, 문턱전압이 낮은 MOSFET은 얇은 산화막을 이용.

--기판 효과(Body Effect): 기판(P-Sub)에 Back Bias에 음의 값이 주어진다면Oxide Cap에 인가되는 Bias의 값이 줄어듦

동시에 Depletion Region이 증가하면서 Carrier들이 문턱을 넘어가는데 더 높은 전압이 필요해짐. 최소화되는 것이 좋다.

-- Sub-threshold Current 문턱전압 이하에서 흐르는 누설 전류(Leakage Current). 저전력 소자에서 큰 문제

기판의 Minority Carrier가 Drain 쪽으로 끌리면서 전류가 흐르는 현상

문턱전압이 낮을수록, 동작 온도가 높을수록, Band Gap이 작을수록 전류가 많이 흐름.

+Shallow Junction Depth Profile

Source와 Drain의 도핑 농도를 얇게 가져가면서 Depletion Cap을 최소화하여 Body Effect, SCE 등을 개선하는 효과.

 

++Retrograde(역경사) Body Doping Profile = Ununiform

기존의 Uniformity 했던 기판의 도핑을 깊이에 따라 다르게 하여 문턱 전압을 제어하고, SCE 개선을 볼 수 있음.

특히, HCI와 Punch Through의 개선을 위해 부분 도핑 하는 공정을 뜻함. 국부적으로 농도를 낮추거나 올림.

 

++Transconductance

전압이 전류로 변하는 비율. Drain Current를 Gate Voltage로 편미분한 값. 전류가 얼마나 잘 흐르는지를 알 수 있음.

값이 클수록 Performance가 좋다고 할 수 있음. 개선방안은 Oxide Cap을 늘리는 방향과 동일

 

+문턱전압보다 낮은 전압에서의 기울기(Subthreshold Swing, SS)

확산을 통한 전류 - 이상적인 상황이라면 Barrier가 있어 전류가 흐르지 못하지만, 일정 전압이 가해져 Gate 에너지 밴드가 아래로 내려오면서 Barrier가 감소하게 되었고, 확산이 일어나면서 Diffusion Subthreshold Current가 발생. 이는 열화 현상을 일으켜 신뢰도를 감소시킴.

SS를 향상시키기 위해선 Leakage (Off Current) 최소화, On Current 최대화가 필수.

이를 위해 Gate Oxide의 두께를 줄이거나, High K 사용, Shallow Junction Depth Profile, Retrograde Body Doping Profile을 채택해 향상 가능

Drain Current를 10배 늘리는데 필요한 전압의 크기를 의미함.

Id-Vg 그래프에서 Id에 자연로그 취한 그래프의 기울기의 역수

Id 10배를 위한 최소 Vg값.

기울기가 크면 좋은 값이므로 SS는 작을수록 좋은 값

이며,

이는 최소 60mV/dec의 값을 가질 수 있다는 뜻임. 따라서 한계가 명확

 : 기생 Cap의 값. 이상적일 땐 1이지만, 점점 커질 수밖에 없음

- 전계효과의 한계. =>3D 구조 출현

 

+RC delay: RC delay란, 충전/방전에 시간이 걸리는 것을 의미. 짧을수록 동작 속도가 빠름.

충전단계 (왼쪽)

1. 스위치 연결 시 저항에 모든 전압. 이후 Capacitor에 충전 시작

2. Capacitor 충전 완료 = 저항 전압0

방전단계 (오른쪽)

1. 스위치 해제 시 Capacitor 전압이 저항에 의해 방전

2. 저항이 클수록 오래 걸림

해결방안                1. 저항 낮추기 - Al -> Cu 2. Capacitor 낮추기 -  Low k (in 배선)

 

+Output Characteristics. 출력 특성

VDS가 증가하면서 전계가 발생하고, 이 전계에 의해 Carrier의 속도가 선형적으로 증가함(Saturation 이전까지).

이때 기울기는 Carrier의 Mobility와 같음.

이때, 소자에 걸리는 전계(Electric Field)의 크기는 VDS를 Channel Length로 나눈 값으로 미세화 됨에 따라 급격하게 증가하게 되고, 이는 Carrier가 너무 빠르게 가속되면서 발생하는 Short Channel Effect가 발생하게 되는 문제가 발생함.

MOSFET 특성곡선

이때, Saturation 부분이 앞부분의 Leaner 부분과 유사하게 형성되게 되는 것을

Channel Length Modulation이라고 함.